다이를 두 배 키우면
칩 하나 값은 세 배가 된다

줄어드는 쪽과 무너지는 쪽

다이를 키우면 두 가지가 동시에 일어납니다. 하나는 산술이고 하나는 지수입니다.

기본값에서 다이를 400 → 814 mm²로 두 배 키워 보세요. 웨이퍼당 양품이 100.5 → 31.4개로 줄고, 다이 하나 값이 3.2배가 됩니다. 면적은 두 배인데 값은 세 배가 넘습니다 — 두 벽이 곱해졌기 때문입니다.

‘수율 65%’는 모델을 안 밝히면 무의미하다

같은 결함밀도, 같은 다이 크기인데 모델만 갈아 끼워 보세요. 큰 다이에서 답이 이렇게 갈립니다 (814 mm², D₀ = 0.10).

6%p 차이는 이 산업에서 회사의 운명이 갈리는 폭입니다. 그런데 “수율이 얼마다”라고 말할 때 어느 모델로 잰 것인지 밝히는 경우는 드뭅니다.

세 모델이 서로 어긋나지 않는지도 확인했습니다. 음이항의 α를 아주 크게 하면 Poisson으로 수렴하고(α=1000일 때 0.4433 vs 0.4432), α=1이면 Seeds 모델과 정확히 같아집니다(둘 다 0.5513). 구현이 서로 맞물립니다.

이 화면의 다이 세기가 맞는지

컴퓨터 구조 교과서에는 표준 예제가 있습니다 — 30 cm 웨이퍼에 한 변 1.5 cm 다이면 270개, 1.0 cm면 640개. 화면이 같이 띄우는 닫힌식 근사에 넣으면 269.7 / 640.2가 나옵니다. 0.1% 안쪽입니다.

그런데 깔아서 센 값은 같은 조건(가장자리 배제 0 · 스크라이브 0)에서 279 / 657로 3.4% 더 많습니다. 이건 어긋난 게 아니라 맞는 방향입니다 — 닫힌식은 가장자리 손실을 고정 항으로 눌러 잡는 근사이고, 실제 배치는 격자 원점을 맞추면 그보다 조금 더 들어갑니다.

현실 상수(가장자리 배제 3.0 mm · 스크라이브 0.08 mm)를 넣으면 266개가 됩니다. 교과서 값 270을 사이에 두고 위아래로 갈립니다. 같은 식에 다른 상수가 들어간 것이고, 그 상수를 전부 화면에 적어 두었습니다.

★이건 이상적 배치입니다. 실제 팹은 웨이퍼 노치·정렬 마크·테스트 구조 자리를 빼기 때문에 현실 값은 이보다 조금 적습니다.

그래서 이 산업은 칩을 쪼갠다

수율 벽이 지수라는 건, 거꾸로 작게 자르면 지수로 좋아진다는 뜻입니다. 총 실리콘 면적은 그대로 두고 조각 수만 늘려 보세요 (814 mm², D₀ = 0.10, Murphy).

같은 실리콘인데 8조각으로 쪼개면 한 벌 값이 절반 아래로 떨어집니다. 이게 이 산업이 칩을 쪼개고 다시 붙이는 데 돈을 쏟는 이유입니다.

★그런데 표의 이득은 상한입니다. 이 계산은 패키징·본딩·조각별 사전검사 비용을 0으로 두었습니다. 실제로는 조각을 늘릴수록 그 비용이 커져서 이득이 상당히 깎입니다 — 바로 그것이 첨단 패키징이 비싼 이유이고, 16조각의 이득이 8조각보다 별로 크지 않은 것도 이미 여기서 보입니다(수익이 체감합니다).

같은 웨이퍼, 같은 다이인데 개수가 달라진다

위 그림은 ‘격자를 24×24로 옮겨 가며 가장 많이 들어가는 배치를 골랐다’고 말만 하고 지나갑니다. 그 훑기를 실제로 돌려서 보겠습니다. 판정식은 위와 한 글자도 다르지 않습니다 — 다이의 네 꼭짓점 중 가장 먼 것이 배제원 안에 들어와야 통과입니다.

초록은 통과한 자리, 흐린 붉은색은 지금 원점에서 배제원 밖으로 밀려난 자리입니다 — 결함이 아닙니다. 원점을 밀면 가장자리에서 타일이 들락날락하고, 그때마다 개수가 바뀝니다. 훑기가 끝나면 최고값이 위 계기의 ‘깔린 다이’와 같은지 화면이 스스로 대조합니다. 다르면 둘 중 하나가 틀린 것입니다.

★이게 근사식을 안 쓰는 이유입니다. 닫힌식은 가장자리 손실을 고정항으로 눌러 잡습니다. 실제 배치는 원점을 맞추면 그보다 더 들어가고, 그 ‘더’가 웨이퍼 한 장 값을 나누는 분모입니다.

★다이가 클수록 원점이 중요해집니다. 위 손잡이로 다이를 바꿔 가며 훑어 보면 최고와 최저의 차이가 이렇게 나옵니다 — 813.8 mm²에서 6개(9.8%), 400 mm²에서 11개(8.0%), 100 mm²에서 14개(2.3%), 4 mm²에서 22개(0.1%). 개수 차이는 오히려 늘어나는데 비율은 줄어듭니다. 원점에 따라 뒤집히는 자리는 둘레를 따라서만 생기기 때문입니다 — 다이가 작아지면 그 띠에 걸리는 수는 늘어도 전체에서 차지하는 몫은 작아집니다. 이 네 숫자는 지금 이 화면에서 눌러 보면 그대로 나옵니다.

풀고 있는 식

원판 위에 사각형을 까는 문제

웨이퍼는 둥근 원판인데 칩은 사각형입니다. 그래서 가장자리에는 반드시 잘려서 못 쓰는 조각이 생깁니다 — 아래에서 다이 크기를 키우면 그 손실이 어떻게 늘어나는지 보입니다.

그리고 결함은 웨이퍼 위에 흩어져 있습니다. 다이가 크면 그 하나가 결함을 물고 갈 확률이 커지고, 한 개가 죽으면 그 큰 면적이 통째로 버려집니다.

다이 개수는 매 프레임 실제로 세어 표시합니다. 결함 위치는 고정 씨앗으로 흩뿌린 모형입니다.

웨이퍼 한 장을 6,945달러에 팔고, 미래 공장에 2,700달러를 붓는다

여기서부터는 장부입니다. 아래는 전부 TSMC 20-F에 인쇄된 값을 나눈 것이고, 나눈 두 숫자를 같이 적었습니다.

넷째 줄이 이 회사의 정체입니다. 웨이퍼 한 장을 6,945달러에 팔면서, 그 한 장을 만들 설비에 그해 2,700달러를 새로 붓습니다 — 매출원가와 거의 같은 돈을 미래 공장에 더 씁니다. 설비투자가 웨이퍼 매출의 38.9%입니다.

그리고 이 조각의 손잡이가 왜 그렇게 예민한지도 장부가 말해 줍니다. FY2025 매출총이익률은 59.9%(전년 56.1%)인데, 20-F가 적은 이유가 “가동률 상승과 원가 개선”입니다. 수율은 곧 원가이고, 원가는 곧 이 3.8%p입니다.

웨이퍼 매출의 74.4%가 7nm 이하에서 나옵니다 (3nm 24% + 5nm 36% + 7nm 14%). ★그래서 기본 웨이퍼값 US$6,945는 전사 평균이고, 성숙 공정이 섞여 있어 3nm급에는 낮습니다. 노드 프리셋을 옆에 붙여 둔 이유입니다.